1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
|
// Test: NOPs
BLD 123
NOP 1
NOP 0
// Test: TAK
L DW#16#01234567
L DW#16#89ABCDEF
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#01234567
TAK
__ASSERT== __ACCU 1, DW#16#01234567
__ASSERT== __ACCU 2, DW#16#89ABCDEF
// Test: PUSH
L DW#16#01234567
L DW#16#89ABCDEF
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#01234567
PUSH
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#89ABCDEF
// Test: POP
L DW#16#01234567
L DW#16#89ABCDEF
__ASSERT== __ACCU 1, DW#16#89ABCDEF
__ASSERT== __ACCU 2, DW#16#01234567
POP
__ASSERT== __ACCU 1, DW#16#01234567
__ASSERT== __ACCU 2, DW#16#01234567
// Test: STW write
__STWRST
L W#16#FFFF
T STW
__ASSERT== __STW 0, 1
__ASSERT== __STW 1, 1
__ASSERT== __STW 2, 1
__ASSERT== __STW 3, 1
__ASSERT== __STW 4, 1
__ASSERT== __STW 5, 1
__ASSERT== __STW 6, 1
__ASSERT== __STW 7, 1
__ASSERT== __STW 8, 1
L 0
T STW
__ASSERT== __STW 0, 0
__ASSERT== __STW 1, 0
__ASSERT== __STW 2, 0
__ASSERT== __STW 3, 0
__ASSERT== __STW 4, 0
__ASSERT== __STW 5, 0
__ASSERT== __STW 6, 0
__ASSERT== __STW 7, 0
__ASSERT== __STW 8, 0
L W#16#AAAA
T STW
__ASSERT== __STW 0, 0
__ASSERT== __STW 1, 1
__ASSERT== __STW 2, 0
__ASSERT== __STW 3, 1
__ASSERT== __STW 4, 0
__ASSERT== __STW 5, 1
__ASSERT== __STW 6, 0
__ASSERT== __STW 7, 1
__ASSERT== __STW 8, 0
L W#16#5555
T STW
__ASSERT== __STW 0, 1
__ASSERT== __STW 1, 0
__ASSERT== __STW 2, 1
__ASSERT== __STW 3, 0
__ASSERT== __STW 4, 1
__ASSERT== __STW 5, 0
__ASSERT== __STW 6, 1
__ASSERT== __STW 7, 0
__ASSERT== __STW 8, 1
// Test B#(...) immediate
L B#(66, 99)
__ASSERT== __ACCU 1, DW#16#00004263
L B#(66, 99, 88, 55)
__ASSERT== __ACCU 1, DW#16#42635837
|
