1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
|
// Test SSI
__STWRST
L DW#16#8888F0F0
SSI 3
__ASSERT== __ACCU 1, DW#16#8888FE1E
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__STWRST
L DW#16#8888F0F4
SSI 3
__ASSERT== __ACCU 1, DW#16#8888FE1E
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__STWRST
L DW#16#88888000
SSI 16
__ASSERT== __ACCU 1, DW#16#8888FFFF
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__STWRST
L DW#16#88887FF0
SSI 3
__ASSERT== __ACCU 1, DW#16#88880FFE
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__STWRST
L 3
L DW#16#88887FF0
SSI
__ASSERT== __ACCU 1, DW#16#88880FFE
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
// Test SSD
__STWRST
L DW#16#8888F0F0
SSD 3
__ASSERT== __ACCU 1, DW#16#F1111E1E
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__STWRST
L DW#16#8888F0F4
SSD 3
__ASSERT== __ACCU 1, DW#16#F1111E1E
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__STWRST
L DW#16#88888000
SSD 32
__ASSERT== __ACCU 1, DW#16#FFFFFFFF
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__STWRST
L DW#16#88887FF0
SSD 3
__ASSERT== __ACCU 1, DW#16#F1110FFE
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__STWRST
L 3
L DW#16#88887FF0
SSD
__ASSERT== __ACCU 1, DW#16#F1110FFE
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
// Test SLW
__STWRST
L DW#16#888830F0
SLW 3
__ASSERT== __ACCU 1, DW#16#88888780
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__STWRST
L DW#16#888810F0
SLW 3
__ASSERT== __ACCU 1, DW#16#88888780
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__STWRST
L DW#16#88880001
SLW 16
__ASSERT== __ACCU 1, DW#16#88880000
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__STWRST
L DW#16#88887FF0
SLW 3
__ASSERT== __ACCU 1, DW#16#8888FF80
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
__STWRST
L 3
L DW#16#88887FF0
SLW
__ASSERT== __ACCU 1, DW#16#8888FF80
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 1
__ASSERT== __STW OV, 0
//TODO
SRW
SRW 6
SLD
SLD 6
SRD
SRD 6
RLD
RLD 6
RRD
RRD 6
RLDA
RLDA 6
RRDA
RRDA 6
|
