aboutsummaryrefslogtreecommitdiffstats
path: root/tests/tc100_instructions/insn_WORD.awl
blob: 5ef03802fbb1ec283b0366477e7ae07d1808dfc5 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	UW
	__ASSERT==	__ACCU 1,	DW#16#12340678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	UW
	__ASSERT==	__ACCU 1,	DW#16#12340000
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#38982304
	UW		W#16#3884
	__ASSERT==	__ACCU 1,	DW#16#38982004
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	OW
	__ASSERT==	__ACCU 1,	DW#16#12345FFF
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	OW
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#84395238
	OW		W#16#3434
	__ASSERT==	__ACCU 1,	DW#16#8439763C
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	XOW
	__ASSERT==	__ACCU 1,	DW#16#12345987
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	XOW
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#90234985
	XOW		W#16#3522
	__ASSERT==	__ACCU 1,	DW#16#90237CA7
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	UD
	__ASSERT==	__ACCU 1,	DW#16#00000678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	UD
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#32478782
	UD		DW#16#02837422
	__ASSERT==	__ACCU 1,	DW#16#02030402
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	OD
	__ASSERT==	__ACCU 1,	DW#16#12345FFF
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	OD
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#54874893
	OD		DW#16#99238422
	__ASSERT==	__ACCU 1,	DW#16#DDA7CCB3
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	XOD
	__ASSERT==	__ACCU 1,	DW#16#12345987
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	XOD
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#65657474
	XOD		DW#16#92003214
	__ASSERT==	__ACCU 1,	DW#16#0xF7654660
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	L		DW#16#12345678
	TAW
	__ASSERT==	__ACCU 1,	DW#16#12347856


	L		DW#16#12345678
	TAD
	__ASSERT==	__ACCU 1,	DW#16#78563412


	CALL SFC 46 // STOP CPU
bues.ch cgit interface